【공개특허 제2000-60693호(2000.10.16) 1부.】

€2000-0060693

### (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. <sup>6</sup> HDIL 21/334		(11) 공개번호 (43) 공개일자	특2000-0060693 2000년10월16일
(21) 출원번호 (22) 출원일자	10-1999-0009232 1999년03월 18일		
(71) 출원민	현대반도체 주식회사 김영	환	
(72) 발명자	충청북도 청주시 홍덕구 향점 민융환	동 1번지	
(74) 대리인	경기도약정부시신곡등등마아I 강용복, 김용인	마트101-906	
실사경구 : 있음			· · · · · · · · · · · · · · · · · · ·
化八 时之知 人几 见	그이 제조 백병	•	

#### 29

본 발명은 게이트 전국을 기판 표면내에 때립 형성하여 소자 특성을 개선하는데 적당하도록한 반도체 소 자 및 그의 제조 방법에 관한 것으로,그 구조는 반도체 기판의 소자 격리 영역에 때립 형성되어 역타보 영역물을 격려하는 소자 격리송; 상기 소자 격리총에 의해 격려되는 액티브 영역의 표면내에 그 단면이 사각 형태로 구성되는 게이트 제 1 트렌치, 게이트 제 1 트렌치에 연속되어 그 단면이 타원 형태로 구성 되는 게이트 제 2 트렌치; 상기 게이트 제 1.2 트렌치의 표면에 형성되는 게이트 산화막; 상기 게이트 산화막이 형성된 게이트 제 1.2 트렌치내에 매립 형성되는 게이트 전국; 게이트 산화막에 의해 게이트 전국 화막이 형성된 게이트 제 1.2 트렌치내에 매립 형성되는 게이트 전국; 게이트 산화막에 의해 게이트 전국 필연되어 게이트 전국의 양축 반도체 기판 표면내에 형성되는 소오스/드레인 영역을 포함하여 구성된 다.

#### NHE

£2;

400

게이트 전국

#### 智利科

#### 도면의 관련을 설명

도 1d내지 도 1h는 증래 기술의 반도체 소자의 제조 방법을 나타낸 공정 단면도 도 2d내지 도 21는 본 발명에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도 도면의 주요부분에 대한 부호의 설명

21. 반도체 기판	22. 패드 산화막
23. 제 1 나미트라이드총	24. 포토레지스트총
25. 트렌치	26. 절면 물질층
27. 소자 격리층	28. 버퍼 산화막
29. 제 2 나이트라이춍	30. 게이트 제 1 트렌:
31. 게이트 제 1 트렌치 촉벽	32. 게이트 제 2 트랜

33. 게이트 산화막

35. 절연용

37. 고돔도 불순불 명역

#### 발명의 성세환 설명

单罗의 号码

발명이 今可<del>仁</del> 기술 및 그 보야의 중례기술

**BEST AVAILABLE COPY** 

34. 게이트 전국

36. 저농도 불순물 명역

특 2000-0060693 

본 발명은 반도체 소자에 관한 것으로, 특히 게이트 전국을 기판 표면내에 매립 형성하며 소자 특성을 개선하는데 적당하도록한 반도체 소자 및 그의 제조 방법에 관한 것이다.

이하, 청부된 도면을 참고하여 종래 기술의 반도체 소자 및 그의 제조 방법에 관하며 설명하면 다음과 같 EŁ.

도 1e내지 도 1h는 중래 기술의 반도체 소자의 제조 방법을 나타낸 공정 단면도미다.

먼저, 도 la에서와 같이, 반도체 기판(1)의 전면에 패드 산화막(2),나이트라미드총(3)을 차례로 형성한 다.

다. 그라고 상기 나이트라이드총(3)상에 포토레지스트(4)를 도포한다.

이어, 도 1b에서와 같이, 나마트라이드총(3)상에 형성된 포토레지스트(4)출을 선택적으로 선택적으로 패 터닝하여 액티브 영역상에만 남도록 한다.

그리고 도 1c에서와 같이, 상기 패터닝되어진 포토레지스트총(4a)을 마스크로하여 노출된 나이트라이드총(3),패드 산화막(2)을 선택적으로 식각한다.

이어, 상기 포토레지스트총(4a)을 제거하고 패터닝되어진 나이트라이도총(3a),패드 산화막(2a)을 마스크로하며 노출된 반도체 기판(1)의 소자 격리 영역을 식각하여 트렌치(5)를 형성한다.

이어, 도 1d에서와 같이, 상기 트렌치(5)를 포함하는 전면에 젊면 물질층(6)을 형성한다.

그리고 도 le에서와 같이, 상기 절면 출잘총(6)을 트렌치(5) 상부 높이까지 CMP(Chemical Mechanical Polishing)공정으로 평탄화하여 소자 격리총(7)을 형성한다.

소자 격리총(?)은 반도체 기판(1)의 상부면과 동일높미로 형성된다.

그리고 도 11에서와 같이, 상기 소자 격리총(7)이 형성된 반도체 기판(1)의 전면에 게이트 산화막(8)출 형성하고 게이트 산화막(8)상에 게이트 형성용 물질 즉, 폴리 실리콘총(9)을 중착한다.

이머, 상기 플리 실리콘총(9)상에 고용점 금속총 예름물면,탕스텐 등의 금속을 중착하고 실리사이도화 공 정을 진행하며 팀스텐 실리사이드총(10)을 형성한다.

그리고 상기 텅스텐 실리사이드총(1D)상에 HLD(High Temperature Low Pressure Deposition)총(11), 캡 다 이트라이드총(12)을 차례로 중착한다.

이머, 도 1g에서와 같이, 상기 게이트 산화막(8)상에 적총 형성된 물질층들을 선택적으로 식각하여 게이트 전국(13)를 형성하고 소오스/드레인을 형성하기 위한 저농도 불순물을 주입한다.

그리고 도 1k에서와 같이, 전면에 촉벽 형성 물질층 예물뿐만, 질화막을 중착하고 에치백하여 게미트 전 국(13)의 축면에만 남도록하여 게미트 촉벽(15)을 형성한다

상기 게이트 흑백(15)을 포함하는 게이트 전국(13)을 마스크로하여 LOD(Lightly Doped Drain) 영역 을 형성하기 위한 고통도 불순물을 주입하여 조오스/드래민 영역(15)을 형성한다.

이와 같은 공정으로 형성된 중래 기술의 반도체 소자는 그 채널 염역이 게이트 하측에 평면적으로 구성되 어 소자의 고집적화에 따른 선폭 축소에 의해 숏 채널 효과 및 편치 드로우 현상 등에 의한 영향을 배제 할 수 없다.

#### 世界的 的单型双带는 기술型 連和

이와 같은 종래 기술의 반도체 소자는 다음과 같은 문제가 있다.

소자의 채널 영역이 게이트 전국 하측에 평면적으로 구성되어 소자의 고집적화에 따라 게이트 선폭이 축 소되면서 그에 따라 채널 영역 역시 축소되어 첫 채널 효과 및 편치 드로우 현상 등에 의한 영향을 많이 받아 소자의 특성이 저하된다.

또한, 게이트 선폭의 축소를 포함하는 소자의 마세화는 호속되는 비트라인 콘택 공정에서의 콘택 마진을 물며 공정의 용미성 확보 및 재현성 확보를 머렵게한다.

트 발명은 이와 같은 증래 기술의 반도체 소자의 문제를 해결하기 위하여 만출한 것으로, 게이트 전국읍 기판 표면내에 매립 형성하여 소자 특성을 개선하는데 적당하도록한 반도체 소자 및 그의 제조 방법을 제 공하는데 그 목적이 있다.

#### 발명의 구성 및 작용

게이트 전국을 가판 표면내에 매립 형성하며 소자 특성을 개선하는데 적당하도록한 문 발명에 따른 반도 체소자는 반도체 기관의 소자 격리 염역에 매립 형성되어 핵단보 영역을을 격리하는 소자 격리종; 상기 소자 격리훈에 의해 격리되는 역단보 영역의 표면내에 그 단면이 사각 형태로 구성되는 게이트 제 1 트렌치, 게이트 제 1 트렌처에 면속되어 그 단면이 타원 형태로 구성되는 게이트 제 2 트렌치; 상기 게이트 제 1.2 트렌치에 면속되어 그 단면이 타원 형태로 구성되는 게이트 제 2 트렌치; 상기 게이트 제 1.2 트렌치의 표면에 형성되는 게이트 산화막; 상기 게이트 산화막이 형성된 게이트 제 1.2 트렌치내에 매립 형성되는 게이트 전국; 게이트 산화막에 의해 게이트 전국과 접연되어 게이트 전국의 양축 반도체 기판 표면내에 형성되는 소오스/드레인 영역을 포함하여 구성되는 것을 특징으로 하고, 본 방명에 따게 기판 표면내에 정성되는 소오스/드레인 영역을 포함하여 구성하는 건물 등징으로 하고, 본 방명에 따라 반도체 기판의 세조 방법은 반도체 기판의 소자 격리 영역에 소자 격리총을 형성하여 액티브 염역을 정의하는 공정; 소자 격리층이 형성된 반도체 기판의 전면에 버퍼 산화막,나이트리이드총을 형성하고 선택적으로 식각하는 공정; 상기 패터남된 나이트라이드총을 마스크로하여 노함된 반도체 기판을 일정 깊이 식각하여 게이트 제 1 트렌치를 형성하는 공정; 상기 게이트 제 1 트렌치 흑병을 형성하고 노출된 반도체 기판을 식각하여 게이트 제 2 트렌치를 형성하는 공정; 상기 게이트 제

**与2000-0060693** 

1,2 트렌치의 표면에 게이트 산화막을 형성하고 게이트 제 1,2 트렌치를 완전 매립하도록 게이트 형성 톱 집층을 중착하고 평단화하여 게이트 전국을 형성하는 공정: 전면에 절면층을 형성하고 게이트 전국의 양 측 반도체 기판의 표면내에 저농도 불순물 영역출 제 1 깊이로 형성하고, 다시 고농도 불순물을 주입하여 제 2 깊이로 고농도 불순물 영역을 형성하는 공정을 포함하여 미루어지는 것을 특징으로 한다.

미하, 첨부된 도면을 참고하며 본 발명에 따른 반도체 소자 및 그의 제조 방법에 관하며 상세히 설명하면 다음과 같다.

도 26내지 도 21는 본 발명에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.

본 발명은 반도체 소자는 STI(Shallow Trench Isolation)공정으로 소자 격리총을 형성하고, 액티브 영역을 습식각으로 식각하며 트렌치를 형성하고 트렌치를 매립하며 게이트 전국을 형성하며 채널 영역을 넓히는 것에 관한 것이다.

그 구조는 먼저, 반도체 기판(21)과, 반도체 기판(21)의 소자 격리 영역에 매립 형성되며 액티브 영역들을 격리하는 소자 격리흥(27)과, 상기 소자 격리흥(27)에 의해 격리되는 액티브 영역의 표면내에 그 단면이 사각 형태로 구성되는 게이트 제 1 트렌치(30),게이트 제 1 트렌치(30)에 합하여 그 단면이 타원 형태로 구성되는 게이트 제 2 트렌치(32)와, 상기 게이트 제 1,2 트렌치(30)(32)와 표면에 형성되는 게이트 전 구성되는 게이트 제 2 트렌치(30)(32)와 표면에 형성되는 게이트 산화막(33)과, 상기 게이트 산화막이 형성된 게이트 제 1,2 트렌치(30)(32)내에 매립 형성되는 게이트 전극(34)과, 게이트 산화막(33)에 의해 게이트 전극(34)과 절면되어 게이트 전극(34) 양측 반도체 기판(21)표면내에 형성되는 소오스/드레인 영역(36)(37)을 포함하며 구성된다.

이때, 소오스/드레인 영역(36)(37)은 게이트 전극(34)의 하부층에 오버립된다.

그리고 게이트 제 1 트렌치(30)는 반도체 기판(21) 표면부터 일정 깊이로 형성되고 게이트 제 2 트렌치(32)는 게이트 제 1 트렌치(30)의 하단부에 연속되어 그보다 더 깊게 형성된다.

그리고 게이트 제 2 트렌치(32)는 게이트 제 1 트렌치(30) 보다 너비가 더 크게 형성된다. 이는 소자의 채널 영역을 효율적으로 증대시키가 위한 것이다.

DISN 같은 구조를 갖는 본 발명에 따른 반도체 소자의 제조 공정은 다음과 같다.

먼저, 도 2a에서와 같이, 반도체 기관(21)의 전면에 패드 산화막(22),나미트라이드총(23)을 차례로 형성 한다.

그리고 상기 LIDI트라이드총(23)상에 포토레지스트(24)를 도포한다.

이어, 도 2b에서와 같이, 나이트라여드총(23)상에 형성된 포토레지스트(24)총을 선택적으로 선택적으로 패터님하여 액티브 영역상에만 남도록 한다.

그리고 도 2c에서와 같아, 상기 패터님되어진 포토레지스트층(246)을 마스크로하여 노출된 나이트라이드층(23),패드 산화막(22)을 선택적으로 식각한다.

이어, 삼기 포토레지스트총(24a)을 제거하고 패터닝되어진 나이트라이드총(23a), 패드 산화막(22a)을 마 스크로하여 노출된 반도체 기판(21)의 소자 격리 영역을 식각하여 트렌치(25)를 형성한다.

그리고 도 2세에서와 같이, 상기 트렌치(25)를 포합하는 전면에 절면 물집층(26)을 형성한다.

이어, 도 2e에서와 같아, 상기 접면 물결총(26)을 트렌치(25) 상부 높이까지 CMP(Chemical Mechanical Polishins)공정으로 평탄화하여 소자 격리총(27)을 형성한다.

소자 격리층(27)은 반도체 기판(21)의 삼부면과 동일높이로 형성된다.

그리고 도 2f에서와 같이, 소자 격리총(27)이 형성된 반도체 기판(21)의 전면에 버퍼 산화막(28)들 형성 한다.

이어, 버퍼 산화막(28)상에 제 2 나이트라이드층(29)을 형성하고 도 26에서와 같이, 별도의 마스크 제작 없이 FG 마스크를 그대로 사용하여 상기 제 2 나이트라이드총(29),버퍼 산화막(28)을 선택적으로 제거한 다.

그라고 상기 패터닝된 제 2 나이트라이드송(29)을 마스크로하여 노출된 반도체 기판(21)을 건식 식각 공 정으로 입정 깊이 식각하여 게이트 제 1 트렌치(30)를 혈성한다.

이어, 게이트 제 1 트렌치(30)의 측면에 게이트 제 1 트렌치 욬벽(31)을 형성한다.

여기서, 촉벽 형성 물질은 산화막을 사용한다.

그리고 도 2h에서와 같이, 노출된 반도체 기판(21)을 습식 식각 공정으로 식각하며 개미트 제·2 트렌치(32)를 형성한다.

이어, 노출된 게이트 제 2 트렌치(32)의 표면에 열산화 공정으로 게이트 산화막(33)을 형성한다.

게이트 산화막(33)을 형성한후에 소자의 문턱 전압을 조절하기 위한 미온 주입을 실시한다.

그리고 도 2i에서와 같이, CVD(Chemical Vapour Deposition). 공정으로 개이트 제 1,2 트렌치(30)(32)급 완전 매립하도록 게이트 형성 뤔점총 예를들면, 줍리실리콘총을 충척하고 평단화하여 게이트 전국(34)을 청성한다.

이어, 전면에 절연흥(35)을 형성하고 게이트 전극(34)의 양촉 반도체 가판(21)의 표면내예 저놈도 불순물 영역(36)을 제 1 깊이로 형성하고, 다시 고농도 통순물을 주입하여 제 2 깊이로 고농도 불순물 영역(37) 을 형성한다.

여기서, 저,고농도 불순물 영역(36)(37)은 소오스/드레인 영역이고 제 1 깊이는 제 2 깊이보다 그 깊이가

器 20000-0060603

30.

이와 같은 본 발명에 따른 반도체 소자 및 제조 방법은 게이트 전극(34)를 반도체 기판(21)의 표면내에 매립하여 형성하여 채널 영역 크기를 효율적으로 증가시킬수 있다.

본 발명에 따른 반도체 소자 및 그의 제조 방법은 다음과 같은 효과가 있다.

게이트 전국이 반도체 기판의 표면내에 타원 형태로 형성되어 소자의 채널 영역이 충분히 확보된다.

이는 소자의 고집적화에 따른 채널 엄역의 촉소를 막아 수 채널 효과 및 편치 드로우 현상 등의 발생을 억제하며 소자의 복성을 향상시키는 효과가 있다.

또한, 게이트 전국이 매립되어 있어 스텝커버리지 측면에서 유리하여 출속되는 공정을 용미하게 한다.

이는 별도의 평탄화용 형성 공정을 생략할 수 있게하며 공정을 단순화하고 게이트 전국과 소오스/드레인 명역을 오버랩되게 형성할 수 있며 네트라인 콘택 공정에서의 콘택 마진을 높며 공정의 용이성 확보 및 재현성 확보에 유리하다.

#### (57) 경구의 범위

청구함 1. 반도체 기판의 소자 격리 영역에 때립 형성되어 액티브 영역등을 격리하는 소자 격리총; 상기 소자 격리송에 의해 격리되는 액티브 영역의 표면내에 그 단면이 사각 형태로 구성되는 게이트 제 1 트렌치, 게이트 제 1 트렌치에 연속되어 그 단면이 타원 형태로 구성되는 게이트 제 2 트렌치;

상기 게이트 제 1.2 트렌치의 표면에 형성되는 게이트 산화막;

상기 게이트 산화막이 형성된 게이트 제 1,2 트랜치내에 매립 형성되는 게이트 전국;

게이트 산화막에 의해 게이트 전극과 철연되어 게이트 전극의 양촉 반도체 기판 표면내에 형성되는 소오 스/드레인 명역를 포함하며 구성되는 것을 특징으로 하는 반도체 소자.

제 1 항에 있어서, 소오스/드레인 영역은 게이트 제 2 트랜치에 형성된 게이트 전국층에 오 버랩되는 것을 특징으로 하는 반도체 소자.

청구한 9. 반도체 기판의 소자 격리 영역에 소자 격리총을 형성하며 액티브 영역을 정의하는 공장;

소자 격리층이 형성된 반도체 기관의 전면에 버퍼 산화막,나이트라이드층을 형성하고 선택적으로 식각하 는 공정:

상기 패터닝된 나이트라이드총을 마스크로하여 노출된 반도체 기판을 일정 깊이 식각하여 게이트 제 1 트 렌치를 형성하는 공정;

상기 게이트 제 1 트렌치의 측면에 게이트 제 1 트렌치 측벽을 형성하고 노출된 반도체 기판을 식각하며 게이트 제 2 트렌치를 형성하는 공정;

상기 게이트 제 1,2 트렌치의 표면에 게이트 산화막을 형성하고 게이트 제 1,2 트렌치를 완전 때림하도록 게이트 형성 물질층을 중착하고 평탄화하여 게이트 진국을 형성하는 공정:


전면에 절면용을 형성하고 개이트 전국의 양속 반도체 기판의 표면내에 저동도 불순물 영역을 제 1 깊이로 형성하고, 다시 고농도 불순물을 주입하며 제 2 깊이로 고농도 물순물 영역을 형성하는 공정을 포함하며 이루어지는 것을 목장으로 하는 반도체 소자의 제조 방법.

경구함 4. 제 3 함에 있어서, 게이트 제 1 트랜치를 건식 식각 공정으로 형성하는 것을 욕정으로 하는 반도체 소자의 제조 방법.

청구항 5. 제 3 항에 있어서, 게이트 제 2 트런치를 노출된 반도체 기관을 습식 식각 공정으로 식각하여 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.


CB

E 29 fo




**도暦1**0 丘型16 <u> 年四海</u> 5.BH


목 2000-0060693




星2000-0060693



록 2000-0060693





# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.